1。高阻态是允许输出端在0和1两种逻辑电平之外呈现高阻态，等效于将输出的影响从后级电路中移除，在SDA和SCL总线上，所有的设备都是采用的线与的连接方式，也就是接地输出的是0，高阻态的情况下输出的是1，所有的设备是不会直接通过输出高电平的。