输入端悬空什么意思啊

发布网友发布时间：2022-04-29 05:40

共4个回答

热心网友时间：2022-06-19 22:13

悬空脚就是不与高电平相接，也不与低电平相连。CMOS与非门电路的输入端悬空这种情况是不允许出现的。因为稍微有外来的干扰就会造成输入端电平不断变化（输入阻抗太大），相应输出端也就不稳定。这和TTL电路不一样，TTL电路一般输入端开路是逻辑1，但也有内部下拉的情况，但是一般输出端的值是确定的。

热心网友时间：2022-06-19 22:13

就是什么都不接呀。。空着就是了 ,比如TTL电路。。就有引脚悬空啊。。但悬空引脚的逻辑是1.追问为什么就是一啊？就是这个不懂，大侠指点

追答额。。你指的是TTL芯片么？如果是的话。。那你具体得去看那个芯片的内部电路原理啊。。但一般总的来说有可能是芯片输出的脚里是个三极管。。你输入悬空。。相当于断路。。使得输出三极管的发射极截止。。抬高了集电极的点位。。所以成高电平。。我估计这么说你理解不了的。。最好找个原理图分析一下。

热心网友时间：2022-06-19 22:14

输入端不接是为了降低损耗，或减少输入电磁干扰

热心网友时间：2022-06-19 22:14

屏蔽线不在输入端接。