Cache-存储器层次操作

发布网友发布时间：2022-06-13 18:14

共1个回答

热心网友时间：2023-10-14 23:05

嵌入式系统？ＣＡＣＨＥ是一种高速缓冲存储器，是为了解决ＣＰＵ和主存之间速度不匹配而采用的一项重要技术。通过在主存和高速ＣＰＵ之间设置一个小容量的高速存储器，在其中存放ＣＰＵ常用的指令和数据，ＣＰＵ对存储器的访问主要体现在对ＳＲＡＭ的存取，ＣＰＵ可以不必加等待状态而保持高速操作。所谓ＣＡＣＨＥ数据与内存数据的不一致性，是指：在采用ＣＡＣＨＥ的系统中，同样一个数据可能既存在于ＣＡＣＨＥ中，也存在于主存中，数据一样则具有一致性，数据若不一样就叫做不一致性。具体表现在两个方面：（１）更新时可能ＣＡＣＨＥ中的数据更新，而主存未更新，则造成数据丢失；（２）在有ＤＭＡ控制器的系统和多处理器系统中，有多个部件可以访问主存。这时，可能其中有些部件是直接访问主存，也可能每个ＤＭＡ部件和处理器配置一个ＣＡＣＨＥ。这样，主存的一个区块可能对应于多个ＣＡＣＨＥ中的一个区块。于是会产生主存中的数据被某个总线部件更新过，而某个ＣＡＣＨＥ中的内容未更新，造成数据过时。ＣＡＣＨＥ的基本工作模式有两种：ｗｒｉｔｅ－ｔｈｒｏｕｇｈ模式和ｃｏｐｙｂａｃｋ模式。在ｗｒｉｔｅ－ｔｈｒｏｕｇｈ模式下，所有的写操作都写入ＣＡＣＨＥ和ＲＡＭ，保证了ＣＡＣＨＥ和ＲＡＭ的一致。然而，每次对ＲＡＭ都有写操作会使处理器的处理能力降低，并且占用总线带宽。在ｃｏｐｙｂａｃｋ模式下，写操作只写入ＣＡＣＨＥ，不写入ＲＡＭ，从而提高了处理器性能和总线带宽。ｃｏｐｙｂａｃｋ模式下，ＣＡＣＨＥ中的内容只有在需要的时候才写到ＲＡＭ中。当ＣＡＣＨＥ中无可用空间时，一般使用最近最少使用算法（ＬＲＵ）来决定哪一个ＣＡＣＨＥ项被替换。ｃｏｐｙｂａｃｋ模式提供了很高的系统性能，但是需要更多的一致性作保证。可以采用以下几种加入代码的方法来解决一致性的问题（１）对于时间上不是那么关键的程序段，可以先用下面的代码维护数据ＣＡＣＨＥ的一致性。ｃａｃｈｅＩｎｖａｌｉｄａｔｅ（ＤＡＴＡ＿ＣＡＣＨＥ，ａｄｄｒｅｓｓ，ｂｙｔｅｓ）；　�
／* 输入缓冲区*／
．．．
ｃａｃｈｅＦｌｕｓｈ（ＤＡＴＡ＿ＣＡＣＨＥ，ａｄｄｒｅｓｓ，ｂｙｔｅｓ）；　�
／*输出缓冲区*／（２）对于时间上比较关键的程序段�采用如下原则：在每次使用输出缓冲区前将其更新；在每次使用输入缓冲区前使其无效。将缓冲区标示为"ｎｏｎ－ｃａｃｈｅａｂｌｅ"可以防止一致性问题，这需要ＭＭＵ支持。在分配缓冲区时，将其标示为"ｎｏｎ－ｃａｃｈｅａｂｌｅ"即可。然而，动态缓冲区在释放时要标为"ｃａｃｈｅａｂｌｅ"，否则内存总会产生大量的缓冲区碎片。