VHDL语言没有时钟输入可以写仿真文件吗

发布网友发布时间：2022-05-30 20:34

共2个回答

热心网友时间：2023-11-13 23:57

你好，如果没有时钟输入的话，就只能做一些逻辑运算，还是可以写仿真文件的。
有了时钟的话，才能有时序逻辑。

热心网友时间：2023-11-13 23:58

ead>
<meta charset="UTF-8">
<title>下拉菜单</title>
<style type="text/css">
body,ul,li{ margin:0; padding:0; font-size:13px;}
ul,li{list-style:none;}
#divselect{width:186px; margin:80px auto; position:relative; z-index:10000;}
#divselect cite{width:150px; height:24px;line-height:24px; display:block; color:#807a62; cursor:pointer;font-style:normal;
padding-left:4px; padding-right:30px; border:1px solid #333333;
background:url(xjt.png) no-repeat right center;}
#divselect ul{width:184px;border:1px solid #333333; background-color:#ffffff; position:absolute; z-index:20000; margin-top:-1px; display:none;}
#divselect ul li{height:24px; line-height:24px;}

VHDL语言 没有时钟输入可以写仿真文件吗

VHDL语言没有时钟输入可以写仿真文件吗