急,数字电路方面的题目。
发布网友
发布时间：2023-01-04 17:26
我来回答
共2个回答
热心网友
时间：2023-10-12 19:58
你说的是TTL三态门吧。
EN是使能的意思，当EN端输入有效信号时，TTL门正常工作，当EN端输入无效信号时，TTL门不工作。EN分高电平输入有效，低电平输入有效。
比如说A B的与门，高电平输入有效（我自己假设的）。
则当C=1（高电平）时，Y=AB
当C=0（低电平）时，Y成高阻态，与A B无关。
具体题目：你得告诉我是高电平输入有效，还是低电平输入有效啊！！
（我假设高输入有效）
1，接地相当于EN=0，输出高阻。
2，EN连4.7K欧的电阻，相当于EN=1，输出Y=AB.
TTL门电路的逻辑部分还是很容易的，你只要分析逻辑关系就行，看懂书上例题就OK了，这方面考得也多，毕竟是数字逻辑嘛。TTL门电路还有计算这一块，麻烦一点，要用到模电的三极管这部分知识，这方面考得相对少一些。还有TTL门电路的那个图很有用。
总的来说，数电比模电要容易点，你多看看TTL门电路，逻辑电路，时序电路，这三大部分，过应该是没问题。
热心网友
时间：2023-10-12 19:58
这是“使能端”，当“使能端”有效时，该门电路才可以工作，否则不能工作，门电路处于高阻态。
数字电路基础题目,填空 。
1、真值表、逻辑表达式、逻辑电路图 2、或 非 或非 异或 3、加法器、编码器、译码器、数据选择器 4、所有条件 与 5、有一个具备， 或 6、组合逻辑电路 时序逻辑电路 7、组合逻辑电路 输入信号 输入信号 8、译码器 1 0 9、字形 共阴极 10、同一时刻的输入...
急,数字电路方面的题目。
TTL门电路的逻辑部分还是很容易的，你只要分析逻辑关系就行，看懂书上例题就OK了，这方面考得也多，毕竟是数字逻辑嘛。TTL门电路还有计算这一块，麻烦一点，要用到模电的三极管这部分知识，这方面考得相对少一些。还有TTL门电路的那个图很有用。总的来说，数电比模电要容易点，你多看看TTL门电路，逻辑...
数字电路实验考试参考题目有哪些呢
F2=ABC+BCD+ACD+ABD 4. 利用JK触发器设计一个异步四进制计数器（可采用74LS73），并用示波器观测电路输入、输出波形。5. 设计一个模21的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录电路的所有有效计数状态。6. 设计一个模22的计数器（可采用74LS390或74LS192等），用...
急啊...数字电路题目
8.二进制数1001和二进制代码1001都表示十进制的数9(错 )9.加法器是数字电路中最基本的数字部件(对 )10.具有记忆功能的各类触发器是构成时序逻辑电路的基本单元(对 )11.具有移位功能的寄存器,叫做移位寄存器(对 )12.计数器可以用作分频器和定时器(对 )13.十进制数化为二进制数的方法为...
数字电子技术试题。
1、A：（65）8=5+6*8=（53）10 B:（111010）2=1*2+1*8+1*16+1*32=（58）10 C:（57）10=（57）10 D:（3D)16=13+3*16=（61）10 所以D最大。2、D 3、D 8、A 9、D 10、C 11、B 12、B
数字电路的题目,事情重大望高手一定要看看
二.74283四位加法器和门电路设计一个四位二进制减法电路。首先：74283是四位超前进位全加器，能实现2个4位二进制数相加。其次：利用补码可以用加法实现减法，A-B=C用加法实现：（A）补+（B）补=（C）补 这里要注意：加法运算的结果是C的补码 再次：求补码的方法是对原码按位取反再加1，用电路...
数字逻辑题目(急用!!!来电算高人)
1 、 同步时序电路由组合电路和存储器两部分组成。（ ） （正确答案：True 提交答案： 判题：╳ 得分：0分）2 、 组合电路不含有记忆功能的器件。（ ） （正确答案：True 提交答案： 判题：╳ 得分：0分）3 、 时序电路不含有记忆功能的器件。（ ） （正确答案：True ...
数字电路问题,类似脑筋急转弯,怎么解决?
如果其中有一路是变为一直低电平，那么把两路输入作为或非门的输入，取或非门输出作为输出即可，只要有一路是正常的方波，这个或非门就会输出与之同频率的方波。如果是三路信号，用三输入的与非门、或非门即可。如果你不能确定当异常情况出现时是一直为高电平还是一直为低电平，那就比较麻烦了。
求解数字电子技术的题目??求高手解数电题。
六、 G0=B0 XOR B1;G1=B1 XOR B2;G2=B2 XOR B3;G3=B3;功能表：大约就是真值表，略。功能就是G0，G1，G2受两个变量同行四控制，G3单独受B3控制。现实意义就是可以把B0，B1，B2当作路灯开快，B3当床头灯开关。
数字电路。
BD+CD+B'D' --- 这个就是有与门、或门、非门 BD+CD+B'D'=(BD)' (CD)' (B'D')' --- 这个是全部与非门 BD+CD+B'D'=(B'+D')' + (C'+D')' + (B+D)' --- 或非门及或门 ={ [ (B'+D')' + (C'+D')' + (B+D)' ]' }' --- 这个是全部或非门 一般是...
