vivado仿真时输入为什么显示高阻态
发布网友
发布时间:2022-05-05 17:48
我来回答
共1个回答
热心网友
时间:2022-06-27 21:08
1.看下是不是哪个名称打错了模块没有被认到之类的。
2.看下仿真激励文件是不是被设置成仿真模块的顶层文件。这个情况我遇到过,设计的顶层文件会被vivado当成仿真的顶层文件,仿真的时候输入会识别成高阻。在sources的sim里把你的仿真文件右击set as top,然后重新仿真就可以了。
3.还有一个国外一个论坛上看到的方法,说是重新建一个工程,把原来的工程里的源文件拷出来,然后在新工程里import这些文件,重新仿真即可