TTL输入端悬空为什么会有高电平?
发布网友
发布时间：2024-03-26 18:46
共1个回答
热心网友
时间：2024-06-24 01:44
可参考数电中TTL集成线路输入端负载特性。
简要说：R>2.5K欧 输入相当于1；R<0.7K欧输入相当于0；R在这两者之间，一般不允许。
TTL输入端如果不用，也不要悬空，不接电阻为高电平，但因为是高阻，很容易被干扰成低电平，一般是通过电阻到地，使之成为低电平或加上拉电阻到电源成为可靠的高电平。
当A端接上电阻的时候，电流从+Ec，经过R1、T1的b、e，流入A端的电阻，最终到地。
当A端接上电阻越大，A端的电压就会越高，这可以用分压公式来解释。
当A端外接的电阻，大到一定程度，A端的电压，就成了高电平。
扩展资料；
数字电路中，由TTL电子元器件组成电路使用的电平。电平是个电压范围，规定输出高电平>2.4V,输出低电平<0.4V。在室温下，一般输出高电平是3.5V，输出低电平是0.2V。最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。
TTL电平信号对于计算机处理器控制的设备内部的数据传输是很理想的，首先计算机处理器控制的设备内部的数据传输对于电源的要求不高以及热损耗也较低，另外TTL电平信号直接与集成电路连接而不需要价格昂贵的线路驱动器以及接收器电路；再者，计算机处理器控制的设备内部的数据传输是在高速下进行的，而TTL接口的操作恰能满足这个要求。
参考资料来源：百度百科-TTL电平
