在设计时序逻辑电路时如何处理各触发器的清零端clr和je短pr

发布网友发布时间：2022-05-02 16:34

共1个回答

热心网友时间：2022-06-20 21:37

咨询记录 · 回答于2021-12-04在设计时序逻辑电路时如何处理各触发器的清零端clr和je短prverilog可以利用同步复位和异步复位来给时序逻辑电路清零，同步复位是需要有时钟，在时钟沿来的时候检测复位信号的值，如果复位信号有效，则对电路清零。异步复位比较简单，复位信号直接连到d触发器的复位端，一旦复位信号有效就对电路清零。

声明：本网页内容为用户发布，旨在传播知识，不代表本网认同其观点，若有侵权等问题请及时与本网联系，我们将在第一时间删除处理。E-MAIL:11247931@qq.com