verilog 怎么实现 在时钟的偶数个上升沿实现移位寄存
发布网友
发布时间：2022-04-20 22:21
共1个回答
热心网友
时间：2023-11-09 13:15
2在verilog里面，也可以加一个控制信号，原始clk打一拍，控制信号+1，移位寄存电路在控制信号为偶数的时候再工作
如果其为
int=[n:0]a;
initial a=0;
...
always@(posedge clk)
a=a+1;
...
...
always@(posedge clk)
if (a[0]==0)
....
