非门和与非门的组成是什么啊?

发布网友 发布时间：2024-04-06 00:13

我来回答

共3个回答

热心网友 时间：2024-08-14 16:32

1、与非门组成与门：

2、与非门组成或门：

3、与非门组成非门：

拓展资料：

门电路：用以实现基本逻辑运算和复合逻辑运算的单元电路称为门电路。常用的门电路在逻辑功能上有与门、或门、非门、与非门、或非门、与或非门、异或门等几种。

凡是对脉冲通路上的脉冲起着开关作用的电子线路就叫做门电路，是基本的逻辑电路。门电路可以有一个或多个输入端，但只有一个输出端。门电路的各输入端所加的脉冲信号只有满足一定的条件时，“门”才打开，即才有脉冲信号输出。从逻辑学上讲，输入端满足一定的条件是“原因”，有信号输出是“结果”，门电路的作用是实现某种因果关系──逻辑关系。所以门电路是一种逻辑电路。基本的逻辑关系有三种：与逻辑、或逻辑、非逻辑。与此相对应，基本的门电路有与门、或门、非门。

参考资料：百度百科《门电路》词条

热心网友 时间：2024-08-14 16:26

非门（NOT Gate）和与非门（NAND Gate）是两种基本的逻辑门电路，它们的组成和工作原理如下：

非门（NOT Gate）

非门是一种具有单一输入和单一输出的逻辑门，它的功能是对输入信号进行逻辑否定（取反）。非门的组成通常基于晶体管（如双极型晶体管或场效应晶体管）或电子开关元件（如MOSFET），也可以使用其他类型的半导体器件如二极管、晶闸管等实现。以下是典型非门的组成：

双极型晶体管非门（以NPN型为例）：

输入端：连接到晶体管的基极（B）。

输出端：连接到晶体管的集电极（C），并通过一个上拉电阻连接到电源Vcc。

地线：晶体管的发射极（E）接地。

当输入端为高电平（逻辑1），晶体管基极相对于发射极有足够的正向电压，导致晶体管饱和导通，集电极到发射极间的压降很小，输出端接近地电平（逻辑0）。当输入端为低电平（逻辑0），晶体管截止，输出端通过上拉电阻被拉高至电源电压（逻辑1）。因此，非门实现了输入信号的逻辑反相。

CMOS非门（以NMOS型为例）：

输入端：连接到NMOS晶体管的栅极（G）。

输出端：连接到NMOS晶体管的漏极（D），并通过一个负载电阻连接到电源Vdd。

地线：NMOS晶体管的源极（S）接地。

当输入端为高电平（逻辑1），NMOS晶体管导通，输出端被拉至接近地电平（逻辑0）。当输入端为低电平（逻辑0），NMOS晶体管截止，输出端通过负载电阻被拉高至电源电压（逻辑1）。

与非门（NAND Gate）

与非门是具有两个或更多输入和一个输出的逻辑门，它的功能是对所有输入进行逻辑与操作后，再对结果进行逻辑否定。与非门常被视作是最具通用性的逻辑门之一，因为任何其他逻辑门都可以仅使用与非门来实现。与非门的组成通常也基于晶体管技术，如双极型或CMOS。

双极型晶体管与非门（以两个输入为例）：

输入端：每个输入分别通过电阻连接到一对NPN型晶体管的基极，这两个晶体管的集电极共同连接到一个共用节点。

输出端：共用节点通过上拉电阻连接到电源Vcc，并通过一个PNP型晶体管（集电极连接共用节点，发射极作为输出）实现反相，从而形成非门的功能。

地线：所有晶体管的发射极接地。

当所有输入均为高电平（逻辑1），对应的晶体管均饱和导通，共用节点电压降低，导致PNP型晶体管截止，输出端为高电平（逻辑1）。只要有任何一个输入为低电平（逻辑0），对应的晶体管截止，共用节点电压升高，PNP型晶体管导通，输出端为低电平（逻辑0）。因此，与非门实现了对所有输入的逻辑与操作后再取反。

CMOS与非门（以两个输入为例）：

输入端：每个输入分别连接到一对NMOS和PMOS晶体管的栅极，NMOS晶体管的源极接地，PMOS晶体管的源极连接到电源Vdd。

输出端：所有NMOS晶体管的漏极和所有PMOS晶体管的漏极共同连接到一个节点，该节点通过一个上拉电阻连接到电源Vdd，并通过一个NMOS晶体管（作为非门）连接到输出端。

地线：NMOS晶体管的源极接地。

当所有输入均为高电平（逻辑1），对应的PMOS晶体管导通，NMOS晶体管截止，输出端为高电平（逻辑1）。只要有任何一个输入为低电平（逻辑0），对应的PMOS晶体管截止，NMOS晶体管导通，输出端被拉至地电平（逻辑0）。经过后续非门，最终输出与所有输入的逻辑与非结果一致。

无论是非门还是与非门，现代集成电路（IC）通常将这些基本逻辑门以高度集成的方式封装在一起，形成复杂的逻辑功能模块。这些集成电路的设计和制造遵循严格的标准，以确保在高速、低功耗和可靠性方面满足各种应用需求。

热心网友 时间：2024-08-14 16:32