请问用什么软件来编写verilog 语言？23

发布网友发布时间：2023-10-21 00:23

共2个回答

热心网友时间：2024-12-04 05:21

请问用什么软件来编写verilog 语言？

首先，应该是用什么软件来仿真 verilog语言描述的电路。
用ModelSim VCS NCverilog都可以，ISE也有自带的仿真器的

使用ise吗？为什么装上ise后有很多个可执行的exe文件，到底该运行哪个？
xilinx platform studio 应该是用这个，ISE是用来做RTL代码，仿真，综合的，下载的话要生成相应的bit流，然后下载，如果要出效果，还要写constrain文件，做管脚、时序等相应的设置

还有想要生成能下载到fpga中的文件，是不是也是通过ise来生成的？
对，是用ISE来生成，综合布局布线后，生成bit流文件，通过并口和Jtag都可以下载

写vhdl可以用 quartus

还有个软件叫 xilinx platform studio 这个是用来干什么的？
这个软件已经解释了，我回去看看实验室电脑给你确认下，成天用vcs，ISE好久没碰了

谢谢

有问题在联系

热心网友时间：2024-12-04 05:22

ALTERA公司的 QUARTUS II，很所学校和公司都用这个。

请问 用什么软件来 编写verilog 语言？23

请问用什么软件来编写verilog 语言？23