数字电路问题 设计十进制计数器 急求
发布网友
发布时间:2022-04-25 14:07
我来回答
共4个回答
热心网友
时间:2022-04-22 09:27
设计十进制计数器大概有以下几种方法:
①用标准的数字集成电路家族来搭建十进制计数器。常用的TTL数字电路家族为7400系列。常用的CMOS数字电路家族为CD4000系列。
②用基本的组合逻辑电路和触发器来实现。利用数字设计中的状态图/卡诺图等综合工具从底层门电路来搭建。
③用硬件设计语言来实现。常见的数字设计语言为VHDL和Verilog
其中最快速有效的方法为利用现有的集成电路来搭建。最常见的计数器数字集成芯片为74LS160和74LS161。本例中就选用常见的74LS161-4位二进制计数器来搭建10进制计数器。并用Multisim仿真软件来验证设计的实际效果。
74LS161的管脚示意图如下:
74LS161的状态图示意图如下:
从状态图可以看出,74161的默认计数从0到15。因此为了实现0到9的计数逻辑,就需要在状态10进行截取。也即在Q=1010的时候,让芯片快速切换至0状态,这样就避免了10~15的计数状态。可以选用2个非门和1个4输入与非门来实现逻辑的切换。译码器捕捉到1010时,快速重置芯片至0000。实现方法为异步重置。当然也可以用同步加载状态方法,原理类似,这里不再赘述。
综上,74LS161十进制计数器的原理图如下:(利用异步清零CLR来实现,图中的RCO为进位输出,这里未连接)
U1:74LS161芯片
U2:脉冲发生器
U3:8位数码管,用于观察计数的输出。
U4:4输入与非门
另外,74LS161十进制计数器,利用加载位LOAD来实现的原理图如下:
观察仿真结果的截图如下,图中显示计数为4.
为了验证设计的实际效果。这里用视频演示的方法,展示仿真的操作细节和LED计数的输出效果:
http://v.youku.com/v_show/id_XMjY1ODczODQyOA==.html
热心网友
时间:2022-04-22 10:45
参看图
追问从1到10计数 需不需要置数的时候从d3d2d1d0=0001开始到d3d2d1d0=1010结束呢 总觉得从1到10和从0到9不太一样
追答十进制的数是0~9,10的话就是进位了。如果做多位你就知道差异了。
热心网友
时间:2022-04-22 12:20
同步置数法,当记到10的时候(1010),用个或门,与非门得到低电平给异步置数端置1从新计数。追问恩 给我想的一样
热心网友
时间:2022-04-22 14:11
哈。电路到可以画。但是设计方法和逻辑图()需要写字就不好了。追问可不可以请您把图画出来 谢谢了
设计一个同步10进制计数器,需要几个触发器
设计一个同步10进制计数器,需要两个触发器。一个触发器可以存储一位二进制数,因此两个触发器可以存储两位二进制数,即十进制数的每一位。在同步计数器中,每一位的计数值都由该位触发器的输出状态决定,因此需要两个触发器来实现10进制计数器的功能。在数字电路中,触发器是一种重要的基本单元,它...
绝对型编码器与增量型编码器有什么区别?
增量编码器一般输出信号是两路正交脉冲信号和一路参考信号,之所以叫增量是因为它的位置信号是通过对脉冲计数累加得到,依靠计数设备的内部记忆来记住位置,并且同每圈输出的参考信号来清除累计误差. 缺点就是断电后,需要重新寻找初始位置. 例如打...
数字电路问题 设计十进制计数器 急求
其中最快速有效的方法为利用现有的集成电路来搭建。最常见的计数器数字集成芯片为74LS160和74LS161。本例中就选用常见的74LS161-4位二进制计数器来搭建10进制计数器。并用Multisim仿真软件来验证设计的实际效果。74LS161的管脚示意图如下:74LS161的状态图示意图如下:从状态图可以看出,74161的默认计数...
十进制计数器怎么实现
实现十进制计数器的方法有多种,其中一种常见的方法是使用逻辑门电路和触发器。在数字电路中,十进制计数器通常由四个触发器(或称为D触发器)组成,每个触发器可以存储一个二进制位。通过将这四个触发器连接起来,我们可以构建一个能够计数从0到9的十进制计数器。每个触发器的输出连接到下一个触发器...
设计一个十进制计数器最少需要多少个D触发器?
需要4个D触发器,十进制即十种状态,需要4位来表示,每一位需要一个触发器,所以要4个。D触发器具有记忆功能的,具有两个稳定状态的信息存储器件,是构成多种时序电路的最基本逻辑单元,也是数字逻辑电路中一种重要的单元电路。触发器有集成触发器和门电路组成的触发器。触发方式有电平触发和边沿触发两...
55. 设计一个十进制计数器最少需要多少个D触发器?
4个。当然还要有别的门电路辅助完成进位和清0。
如何计算74160计数器的10进制进位?
数字电路的 74160计数器,是10进制计数器,进位端C采用的是超前进位方式,就是你说的不是计10个脉冲进位而是9个脉冲就进位了。进位的目的是向高位进位,使高位加1计一个数。而74160采用超前进位就是为了实现多位计数器级联组成同步计数器,就是多个计数器用同一个时钟信号,只有这样超前进位才可以。按...
如何设计74LS192与74LS193构成的十进制计数器?
一、分析与方案选择 (一)首先要使用74LS192或40192设计一个4进制计数器和一个7进制计数器,然后通过数码管来显示状态。两种进制间的切换可以通过一个单刀双掷开关来实现。其重点和难点在于设计一个4进制计数器和一个7进制计数器。(二)通过分析74LS192和40192的特点,发现可以使用清零法来设计...
74LS90如何构成十进制和五进制
74LS90是一种集成电路,常用于计数器等数字电路中,可以实现二进制、十进制、六进制等进制的计数器。下面分别介绍如何将74LS90构成十进制和五进制计数器。1. 十进制计数器 要构成十进制计数器,可以将两个74LS90级联。只有第一个计数器的输出QD连接到下一个计数器的输入CP,即D锁存时钟输入。然后,...
设计一个十进制计数器最少需要多少个D触发器?
需要4个D触发器,十进制即十种状态,需要4位来表示,每一位需要一个触发器,所以要4个。D触发器具有记忆功能的,具有两个稳定状态的信息存储器件,是构成多种时序电路的最基本逻辑单元,也是数字逻辑电路中一种重要的单元电路。触发器有集成触发器和门电路组成的触发器。触发方式有电平触发和边沿触发...
数字电子技术 计数器
这是在设计十进制计数器时要考虑的问题,因为四位计数器有16个状态,从0000~1111,其中前十个为正常计数状态,而其余6个状态1010~1111不是循环计数之内的状态,所以,要考虑电路在上电时,一旦处于这6个状态时,就要引导计数器的下一个状态进入正常的循环之中,才能 保证上电以后能够进入正常的计数...