发布网友 发布时间:2023-06-20 02:37
共1个回答
热心网友 时间:2023-10-03 15:37
首先 FPGA和CPLD只是内部结构不同 功能和下载时的用法是相同的,下载时不需要加时钟脉冲,但工作时就需要了 ,你也可以通过CPLD内部的时钟进行分频,获得工作所需要的脉冲。需要一个电平转换电路和一个JTAG的下载端口电路追问IO口需要给供电吗?下载时。追答IO口顾名思义是输入 输出端口 下载时只需给CPLD供电即可 不需要给IO口供电
热心网友 时间:2023-10-03 15:38
首先 FPGA和CPLD只是内部结构不同 功能和下载时的用法是相同的,下载时不需要加时钟脉冲,但工作时就需要了 ,你也可以通过CPLD内部的时钟进行分频,获得工作所需要的脉冲。需要一个电平转换电路和一个JTAG的下载端口电路追问IO口需要给供电吗?下载时。追答IO口顾名思义是输入 输出端口 下载时只需给CPLD供电即可 不需要给IO口供电