EDA,设计一个1000分频的分频器?

发布网友发布时间：2022-04-24 11:35

共2个回答

热心网友时间：2022-05-18 16:41

令clk为原始时钟，则1000分频的时钟其行为可以表述成“由clk计数，每计500个脉冲，输出信号clkout翻转一次”。因此，可以用verilog语言实现，代码如下：

mole clk_divider(clk, rst, clkout);
input clk,rst;
output clkout;
reg clkout;
reg [8:0] counter;
always @(posedge clk)
if(rst)
begin
counter <= 9'b0;
clkout <= 1'b0;
end

else
begin

if(counter == 499)

begin

counter <= 9'b0;

clkout <= ~clkout;

end

else

counter <= counter + 1'b1;

end

endmole

热心网友时间：2022-05-18 16:41

加油

声明：本网页内容为用户发布，旨在传播知识，不代表本网认同其观点，若有侵权等问题请及时与本网联系，我们将在第一时间删除处理。E-MAIL:11247931@qq.com