FPGA里的Always语句A是大写行吗

发布网友发布时间：2022-05-16 21:35

共1个回答

热心网友时间：2023-09-11 21:51

摘要亲，您好。在Verilog中always@(*)语句的意思是always模块中的任何一个输入信号或电平发生变化时，该语句下方的模块将被执行。 1、always语句有两种触发方式。第一种是电平触发，例如always @(a or b or c)，a、b、c均为变量，当其中一个发生变化时，下方的语句将被执行。 2、第二种是沿触发，例如always @(posedge clk or negedge rstn)，即当时钟处在上升沿或下降沿时，语句被执行。 3、而对于always@(*)，意思是以上两种触发方式都包含在内，任意一种发生变化都会触发该语句。咨询记录 · 回答于2021-12-21FPGA里的Always语句A是大写行吗亲，您好。在Verilog中always@(*)语句的意思是always模块中的任何一个输入信号或电平发生变化时，该语句下方的模块将被执行。 1、always语句有两种触发方式。第一种是电平触发，例如always @(a or b or c)，a、b、c均为变量，当其中一个发生变化时，下方的语句将被执行。 2、第二种是沿触发，例如always @(posedge clk or negedge rstn)，即当时钟处在上升沿或下降沿时，语句被执行。 3、而对于always@(*)，意思是以上两种触发方式都包含在内，任意一种发生变化都会触发该语句。我Always里的A写的大写行吗他只是问了一个单一语句没有在代码里亲，您好。FPGA里的Always语句A是大写行好，谢谢亲，您好。不客气