发布网友 发布时间:2022-05-21 02:27
共2个回答
热心网友 时间:2023-10-12 01:01
对于FIFO来说,您设计的时候应该使用的都是IPcore。而IPcore对设计者来说是blacknox。所以,是没有办法看到FIFO里面的数据的。 但是,设计者知道FIFO的接口信号,包括empty,full,alempty,alfull,还有rd_count。热心网友 时间:2023-10-12 01:01
FPGA memory bit指FPGA内部实现RAMROM用 内部所速度跑快贰00M都问题 例化RAM编译器自使用内部memory bi