时钟系统名词解释

发布网友发布时间：2024-10-07 20:00

共1个回答

热心网友时间：2024-11-24 19:28

时钟系统是由主控设备向各系统和子钟发送标准时钟信号、检测子钟工作状态并向系统内的子钟及局域网的计算机提供标准统一时钟信号，达到整个系统的时间同步。

拓展知识：

基于CMOS工艺的高性能处理器时钟系统，集成PLL可以从内部触发，比从外部触发更快且更准确，能有效地避免一些与信号完整性相关的问题。锁相环广泛应用于时钟系统设计中，其中包括相位同步以及时钟倍频等应用。

通常，当芯片工作频率高于一定频率时，就需要消除由于芯片内时钟驱动所引起的片内时钟与片外时钟间的相位差，嵌入在芯片内部的PLL可以消除这种时钟延时。此外，很多芯片控制链逻辑需要占空比为50%的时钟。

因此需要一个2倍于此的时钟源，集成在芯片内部的PLL可以将外部时钟合成为此时钟源。系统集成PLL可以从内部触发，比从外部触发更快且更准确，能有效地避免一些与信号完整性相关的问题。

系统集成PLL的另一个显著特点是通过调节位于锁相环反馈回路中的时钟树缓冲区中的参数，锁相环能够产生相对于参考输入时钟频率不同倍率的内核时钟，这种调节能确保芯片和外部接口电路之间快速同步和有效的数据传输。

VCO的输出先经过M3分频，再通过缓冲以后产生系统的主时钟PClk。同时，主时钟在进入分频器M6之前先通过H树形时钟分布网络，最后返回鉴相器，这样就形成了整个反馈回路。从平衡的角度来看，PFD的两个输入必须在频率和相位上保持一致。

因此所得到的芯片内核时钟和输入的总线时钟的比值fpclk/fbus必须与M6/M1相等。通过改变M6以及M1的值，可以得到输入时钟频率的整数倍或者分数倍值。