孩子都能学会的FPGA:第四课——组合逻辑和时序逻辑

发布网友发布时间：2024-08-20 23:05

共1个回答

热心网友时间：2024-08-30 04:59

FPGA入门教程的第四课深入讲解了组合逻辑和时序逻辑。这两者在FPGA开发中至关重要，因为所有FPGA项目都离不开它们的有机组合。组合逻辑如同《水浒传》中的李逵，行为只依赖当前输入，无记忆功能，适合用阻塞赋值（如镜子映像，实时反应输入变化）实现。而时序逻辑则像梁山好汉，有记忆，需遵循指令，用非阻塞赋值（如手机拍照，统一在特定时刻更新）来确保一致性。

以流水灯为例，one_second_done作为wire用阻塞赋值表示组合逻辑，信号变化立即反映。如果将one_second_done定义为reg，虽然同样是组合逻辑，但赋值方式会有所调整。而时序逻辑则如将one_second_done用于计数器，每计数11次才会拉高，需调整计数规则以确保功能正确。尽管课程初期可能看似简单，但慢慢积累基础知识将为后续更复杂的IP设计打下坚实基础，比如使用计数器实现UART协议。

记住，学习FPGA需要循序渐进，每一步都是为了更快地掌握高级技术。下节课将展示计数器在实际协议中的应用，敬请期待！