三态门输出端并联使用时为什么两输出端不能同时工作?
发布网友
发布时间：2024-09-04 22:33
我来回答
共3个回答
热心网友
时间：2024-10-18 03:34
由其内部结构可知，当两个输出同时工作时其工作状态不确定。即当一个输出高电平，一个输出低电平时存在较大的灌电流，使并联输出处于非0非1的状态，破坏原有的逻辑关系。
热心网友
时间：2024-10-18 03:28
206080137。。。学号。。。
热心网友
时间：2024-10-18 03:34
你是njit的吧，哈哈哈
三态门输出端并联使用时为什么两输出端不能同时工作?
由其内部结构可知，当两个输出同时工作时其工作状态不确定。即当一个输出高电平，一个输出低电平时存在较大的灌电流，使并联输出处于非0非1的状态，破坏原有的逻辑关系。
TTL电路的三态输出门可以将输出端并联使用吗?
三态门是不能并联使用的 即使能并联也是2个中要有一个工作 另一个不工作 OC门就可以并联实用三态输出门的三种状态是根据EN来决定的 当输入端为EN时 则为1态时三态门开始工作 当输入端为EN非时 则为0态时三态门开始工作胖子 给分吧 不懂的给你笔记看看 ...
...个三态门输出端连在一起不是线与的功能吗?为什么这个电路是或运算...
明显可以看出两个三态门的控制导通信号刚好是相反的，所以两个门是轮流导通的，所以是相或的关系。
如何使两个输出端口线与?
可用集电极开路门（OC门）或三态门（TS门）来实现，用OC门实现线与，应同时在输出端口加一个上拉电阻。线与逻辑，即两个输出端（包括两个以上）直接互连就可以实现“AND”的逻辑功能。在总线传输等实际应用中需要多个门的输出端并联连接使用，而一般TTL门输出端并不能直接并接使用，否则这些门的输出管...
TTL门电路为什么输出端不允许并联相接
不管是TTL 还是CMOS,输出都不能直接连在一起,当一个输出高电平,另一个输出低电平,就会损坏输出电路。一般只允许输出接输入,因为输入的阻抗很高,不会损坏输出电路。输出允许并接的情况只允许在集电极开路或者漏极开路输出的电路中 追问 为什么会损坏输出电路呢?是不是三极管的集电极电流过大引起的?还有资料上TTL的输...
TTL门电路为什么输出端不允许并联相接
除三态门、集电极开路门外，TTL集成电路的 输出端不允许并联使用，如果将几个集电极开路门电路的输出端并联，实现“线与”功能时，应在输出端 与电源之间接人上拉电阻。多余的输出端应该悬空处理，决不允许直接接到VDD或VSS，否则会产生过大的短路电流而使器件 损坏 。不同逻辑功能的CM0S电路的输出端...
不是说三态门可以实现线与的功能吗,为什么这题就不远C呢
三态门和集电极开路（OC）门，输出端都能直接并接。但是两者的用途不同。三态门的输出并接，是用于“总线结构”的。只有 OC 门的并接，才是用来实现“线与逻辑”的。这结论，是完全正确的。而你的书上，有错误。
线与逻辑的两个输出端能否直接互连?
B。线与逻辑 两个输出端通过直接互连就可以实现"AND"的逻辑功能。目前，我们在总线传输等实际应用中需要多个门的输出端的并联连接使用，而输出端并不能直接并接使用，否则这些输出管之间由于低阻抗形成很大的短路电流，而会烧坏器械。在硬件上，可用集电极开路门(OC门)或三态门(TS门)来实现。
三态门(总线)
但一般的门电路都只有两个输出状态：输出高电平状态与输出低电平状态。把这些门电路的输出端连接在一起，在某一个时刻，可能会出现一个以上的门电路的输出同时为高电平状态或者低电平状态，这样就会引起逻辑电平的不确定。使用三态门可以很好地解决这个问题。三态门电路有三个输出状态：输出高电平状态、...
三态门电路解释
三态门一般由一个输入端口和两个输出端口组成，可以控制输出是否为高阻态，实现多信号线共享。在多个信号源共享同一条信号线的时候，如果没有三态门的机制，则会产生竞争现象，导致信号内容错误或者损坏系统。这时，三态门可以使输出端口在信号保持有效的之间将它的输出设置为高阻态，等到其它信号源完成信号...
