ldmos器件的vgs小于vth,为什么vdsat还是大于0,ldmos饱和区

发布网友发布时间：2024-10-15 08:57

共1个回答

热心网友时间：2024-12-05 15:59

Vgs低于Vth约400mV时，LDMOS器件处于亚阈值状态，此时沟道并未完全阻断，具备一定程度的导电能力，随之而来的是饱和电压Vdsat。若将Vgs降低至0或-0.5V，观察现象变化。

值得注意的是，LDMOS器件的饱和特性呈现出有趣的现象。与低压CMOS不同，虽然二者皆因载流子速度饱和表现出饱和电流Ids与对应的Vdsat，但CMOS内的速度饱和点仅位于沟道末端。而在LDMOS中，速度饱和点则有两个，分别是沟道末端与漂移区接近Drain pickup区域。因此，LDMOS表现出准饱和特性，如下图所示。

对于上述现象的解析，可参考M. Darwish的论文（VDMOS的di-pole layer模型），国内微系统所王磊博士对LDMOS的深入分析，建议阅读相关研究。