发布网友 发布时间:2022-05-12 01:36
共2个回答
热心网友 时间:2023-11-01 23:43
因为time在仿真时,它的功能是由你的电脑自身的软件资源和硬件资源提供的,并不是由你设计的东西提供的,综合的时候,不可能把你的整个电脑都综合进去。热心网友 时间:2023-11-01 23:43
从而使得verilog hdl迅速得到推广应用。989年cadence公司收购了gda公司,使得veriloghdl成为了该公司的独家专利。所以,verilog hdl着重强调集成电路的综合,而vhdl强调于组合逻辑的综合。所以笔者建议,你作重于集成电路的设计,