verilog Quartusii 编程提问

发布网友发布时间：2022-05-24 04:57

共3个回答

热心网友时间：2024-08-06 05:43

使用assign语句即可
assign mem0=mem[0];
assign mem1=mem[1];
assign mem2=mem[2];
assign mem3=mem[3];
并将reg [1:0] mem0,mem1,mem2,mem3;改成wire [1:0] mem0,mem1,mem2,mem3;
还有就是reg [2:0] i;改成integer i；---常量

热心网友时间：2024-08-06 05:42

1.i的类型错了，改为integer类型；
2.变量的赋值是需要驱动的。需要把mem0,mem1,mem2,mem3改为wire类型，用assign驱动；或者仍用reg，但要在always块中赋值。

其他应该没问题了。

热心网友时间：2024-08-06 05:41

显示结果在你用的软件的仿真窗口里
比如用modelsim 就会在 vsim的窗口上显示那些信息

声明：本网页内容为用户发布，旨在传播知识，不代表本网认同其观点，若有侵权等问题请及时与本网联系，我们将在第一时间删除处理。E-MAIL:11247931@qq.com